Digitaltechnik und Entwurfsverfahren

  • type: Vorlesung (V)
  • chair: Fakultät für Informatik
  • semester: WS 15/16
  • time: 19.10.2015
    14:00 - 15:30 wöchentlich
    30.95 Audimax 30.95 Hörsaal-Gebäude am Forum (AUDIMAX)


    21.10.2015
    14:00 - 15:30
    50.35 HS a. F. 50.35 Fasanengarten-Hörsaalgebäude

    26.10.2015
    14:00 - 15:30 wöchentlich
    30.95 Audimax 30.95 Hörsaal-Gebäude am Forum (AUDIMAX)

    02.11.2015
    14:00 - 15:30 wöchentlich
    30.95 Audimax 30.95 Hörsaal-Gebäude am Forum (AUDIMAX)

    04.11.2015
    14:00 - 15:30
    50.35 HS a. F. 50.35 Fasanengarten-Hörsaalgebäude

    09.11.2015
    14:00 - 15:30 wöchentlich
    30.95 Audimax 30.95 Hörsaal-Gebäude am Forum (AUDIMAX)

    16.11.2015
    14:00 - 15:30 wöchentlich
    30.95 Audimax 30.95 Hörsaal-Gebäude am Forum (AUDIMAX)

    18.11.2015
    14:00 - 15:30
    50.35 HS a. F. 50.35 Fasanengarten-Hörsaalgebäude

    23.11.2015
    14:00 - 15:30 wöchentlich
    30.95 Audimax 30.95 Hörsaal-Gebäude am Forum (AUDIMAX)

    30.11.2015
    14:00 - 15:30 wöchentlich
    30.95 Audimax 30.95 Hörsaal-Gebäude am Forum (AUDIMAX)

    02.12.2015
    14:00 - 15:30
    50.35 HS a. F. 50.35 Fasanengarten-Hörsaalgebäude

    07.12.2015
    14:00 - 15:30 wöchentlich
    30.95 Audimax 30.95 Hörsaal-Gebäude am Forum (AUDIMAX)

    14.12.2015
    14:00 - 15:30 wöchentlich
    30.95 Audimax 30.95 Hörsaal-Gebäude am Forum (AUDIMAX)

    16.12.2015
    14:00 - 15:30
    50.35 HS a. F. 50.35 Fasanengarten-Hörsaalgebäude

    21.12.2015
    14:00 - 15:30 wöchentlich
    30.95 Audimax 30.95 Hörsaal-Gebäude am Forum (AUDIMAX)

    11.01.2016
    14:00 - 15:30 wöchentlich
    30.95 Audimax 30.95 Hörsaal-Gebäude am Forum (AUDIMAX)

    13.01.2016
    14:00 - 15:30
    50.35 HS a. F. 50.35 Fasanengarten-Hörsaalgebäude

    18.01.2016
    14:00 - 15:30 wöchentlich
    30.95 Audimax 30.95 Hörsaal-Gebäude am Forum (AUDIMAX)

    25.01.2016
    14:00 - 15:30 wöchentlich
    30.95 Audimax 30.95 Hörsaal-Gebäude am Forum (AUDIMAX)

    27.01.2016
    14:00 - 15:30
    50.35 HS a. F. 50.35 Fasanengarten-Hörsaalgebäude

    01.02.2016
    14:00 - 15:30 wöchentlich
    30.95 Audimax 30.95 Hörsaal-Gebäude am Forum (AUDIMAX)

    08.02.2016
    14:00 - 15:30 wöchentlich
    30.95 Audimax 30.95 Hörsaal-Gebäude am Forum (AUDIMAX)

    10.02.2016
    14:00 - 15:30
    50.35 HS a. F. 50.35 Fasanengarten-Hörsaalgebäude


  • lecturer: Prof.Dr.Ing. Uwe Hanebeck
    Jannik Steinbring
  • sws: 3
  • lv-no.: 24007
BemerkungenWeitere Informationen zur Veranstaltung finden Sie unter: http://ti.ira.uka.de/
Voraussetzungen

Die Lehrveranstaltung Digitaltechnik und Entwurfsverfahren (Technische Informatik II) kann nur mit der Lehrveranstaltung Rechnerorganisation (Technische Informatik I) geprüft werden.

BeschreibungDer Inhalt der Lehrveranstaltung umfasst die Grundlagen der Informationsdarstellung, Zahlensysteme, Binärdarstellungen negativer Zahlen, Gleitkomma-Zahlen, Alphabete, Codes; Rechnertechnologie: MOS-Transistoren, CMOS-Schaltungen; formale Schaltungsbeschreibungen, boolesche Algebra, Normalformen, Schaltungsoptimierung; Realisierungsformen von digitalen Schaltungen: Gatter, PLDs, FPGAs, ASICs; einfache Grundschaltungen: FlipFlop-Typen, Multiplexer, Halb/Voll-Addierer; Rechenwerke: Addierer-Varianten, Multiplizier-Schaltungen, Divisionsschaltungen; Mikroprogrammierung.
Lehrinhalt

Der Inhalt der Lehrveranstaltung umfasst die Grundlagen der Informationsdarstellung, Zahlensysteme, Binärdarstellungen negativer Zahlen, Gleitkomma-Zahlen, Alphabete, Codes; Rechnertechnologie: MOS-Transistoren, CMOS-Schaltungen; formale Schaltungsbeschreibungen, boolesche Algebra, Normalformen, Schaltungsoptimierung; Realisierungsformen von digitalen Schaltungen: Gatter, PLDs, FPGAs, ASICs; einfache Grundschaltungen: FlipFlop-Typen, Multiplexer, Halb/Voll-Addierer; Rechenwerke: Addierer-Varianten, Multiplizier-Schaltungen, Divisionsschaltungen; Mikroprogrammierung.

Arbeitsbelastung

1. Präsenzzeit in Vorlesungen, Übungen: 120 h
2. Vor-/Nachbereitung derselbigen: 30 h
3. Klausurvorbereitung und Präsenz in selbiger: 30 h

Ziel

Studierende sollen durch diese Lehrveranstaltung folgende Kompetenzen erwerben:

  • Verständnis der verschiedenen Darstellungsformen von Zahlen und Alphabeten in Rechnern,
  • Fähigkeiten der formalen und programmiersprachlichen Schaltungsbeschreibung,
  • Kenntnisse der technischen Realisierungsformen von Schaltungen,
  • basierend auf dem Verständnis für Aufbau und Funktion aller wichtigen Grundschaltungen und Rechenwerke die Fähigkeit, unbekannte Schaltungen zu analysieren und zu verstehen, sowie eigene Schaltungen zu entwickeln,
  • Kenntnisse der relevanten Speichertechnologien,
  • Kenntnisse verschiedener Realisierungsformen komplexer Schaltungen.